【ADS】导入CMOS衬底文件+使用coilsys生成电感

新建工程经常忘记怎么操作,简记防遗忘。

操作步骤

1.unzip file

designKits-》unzip,选择对应库的压缩包,我这里是(TSMC_CRN65GP_v2.zip)。

为了工程文件比较有条理,这里直接在当前工程的文件夹下新建一个文件夹,命名为designKit,如图

designKits-》manage,勾选刚才导入的库的lib.def文件。这里是TSMC_CRN56GP_v2

2.原理图仿真

加入衬底后,仿真原理图,这里出现了报错,原因是par_res重复定义了,删掉对应行的定义(par_res=0)。

3.Layout加载衬底文件

上面勾选了IND_wrk库,这里在导入slm sub

4.使用coilsys生成电感

成功~

相关推荐
芯巧电子2 天前
31. OrCAD中怎么批量更新封装库文件?I Cadence Allegro 电子设计 快问快答
科技·cadence·软件·allegro·orcad
网络研究院6 天前
随着广告技术公司在基础设施建设方面的投入不断增加,ChatGPT广告也开始进入英国市场
人工智能·chatgpt·ads·数据·广告
芯巧电子6 天前
1.6 OrCAD 原理图器件没封装,手动添加 JEDEC_TYPE 参数有效吗?I 芯巧Cadence快问快答系列-操作锦囊
科技·cadence·orcad
芯巧电子6 天前
1.4 如何在 OrCAD 原理图中,实现无器件的网络短接?I 芯巧Cadence快问快答系列-操作锦囊
科技·cadence·allegro·orcad
芯巧电子7 天前
1.5 OrCAD 周期性弹窗提示数据库错误,是驱动的问题吗?I 芯巧Cadence快问快答系列-操作锦囊
科技·cadence·软件·orcad
芯巧电子13 天前
11. IC实例新增子类别 I 芯巧Cadence 25.1新功能深入学习
科技·cadence·软件·allegro·orcad
芯巧电子14 天前
09. 去耦电容仿真 I 芯巧Cadence 25.1新功能深入学习
科技·cadence·软件·allegro
李白不吃坚果1 个月前
误差量化分析的思考_5_17
学习·cmos·集成电路·误差·量化分析·模拟集成电路设计
李白不吃坚果1 个月前
沟道电荷的思考
学习·cmos·集成电路·模拟集成电路设计·沟道电荷
李白不吃坚果1 个月前
沟道电荷注入的思考
学习·cmos·模拟集成电路·开关·沟道电荷注入