FPGA_简单工程_VGA显示驱动器

一 理论

使用640*480@60显示模式,将数字信号转换位模拟信号,经由VGA进行显示。

使用3GM723,3路高清视频编码芯片。

3GM7123编码芯片:

该芯片的主要功能是将RGB888的颜色数据转换成模拟的电压信号,然后进入到VGA接口的3个RGB接口。例如RGB888的数据,最后颜色数据就是24位,共有2*24中颜色,当然这种芯片也适用于RGB565,RGB555,RGB444等图像数据类型。

二 电路

使用GB712芯片与VGA接口。

三 信号

框图:

VGA时序图:

四 代码

复制代码
module VGA_CTRL(
  input sys_clk,
  input sys_rst_n,
  output VGA_HS,
  output VGA_VS,
  output VGA_BLK,
  output [23:0]VGA_RGB
);
  localparam Hsync_End ==800;
  localparam Hs_End ==96;
  localparam Vsync_End ==525;
  localparam Vs_End ==2;
  localparam Hdat_begin ==144;
  localparam Hdat_End ==784;
  localparam Vdat_begin ==35;
  localparam Vdat_End ==515;
  
  reg [9:0] hcnt;
always@(posedge sys_clk or negedge sys_rst_n)
  if(!Reset_n)
     hcnt <= 0;
   else if(hcnt >=Hsync_End -1)
     hcnt <=0;
   else 
     hcnt <= hcnt +1'b1;
//Hcnt   
assign VGA_HS = (hcnt < HS_End - 1'd1)? 0:1;
//VGA_HS
reg [9:0]vcnt;
always@(posedge sys_clk or negedge sys_rst_n)
  if(!Reset_n)
     Vcnt <= 0;
   else if(Vcnt >=Vsync_End -1)
     Vcnt <=0;
   else 
     Vcnt <= Vcnt +1'b1;
//Vcnt     
assign VGA_VS = (Vcnt < VS_End - 1'd1)? 0:1;
//VGA_VS
assign VGA_BLK = ((hcnt >= Hdat_begin - 1) && (hcnt <Hdat_End -1) && (Vcnt <Vdat_End))?1:0;
//VGA_BLK
assign VGA_RGB =VGA_BLK?Data:0;

endmodule
相关推荐
Sunlight_7771 小时前
第五章 SQLite数据库:1、SQLite 基础语法及使用案例
java·linux·服务器·jvm·数据库·tcp/ip·sqlite
sky.fly2 小时前
多路由器通过三层交换机互相通讯(单臂路由+静态路由+默认路由版),通过三层交换机让pc端相互通讯
网络·tcp/ip·计算机网络·智能路由器
杰克逊的日记2 小时前
FPGA阵列
fpga开发·集成电路
一直走下去-明3 小时前
使用python帮助艺术家完成角色动画和服装模型等任务
开发语言·图像处理·pytorch·python·opencv·ai作画
爱吃羊的老虎3 小时前
【verilog】Verilog 工程规范编码模板
fpga开发
00后程序员张4 小时前
iPhone相册导出到电脑的完整指南
websocket·网络协议·tcp/ip·http·网络安全·https·udp
爱吃羊的老虎5 小时前
【verilog】在同一个 always 块中写了多个“看起来独立”的 if / if-else,到底谁先谁后,怎么执行?会不会冲突?
fpga开发
August_._6 小时前
【JavaWeb】详细讲解 HTTP 协议
java·网络·网络协议·http
Koma_zhe6 小时前
【远程管理绿联NAS】家庭云存储无公网IP解决方案:绿联NAS安装内网穿透
网络·网络协议·tcp/ip
肯德基疯狂星期四-V我506 小时前
【FPGA】【DE2-115】DDS信号发生器设计
fpga开发·de2-115