FPGA_简单工程_VGA显示驱动器

一 理论

使用640*480@60显示模式,将数字信号转换位模拟信号,经由VGA进行显示。

使用3GM723,3路高清视频编码芯片。

3GM7123编码芯片:

该芯片的主要功能是将RGB888的颜色数据转换成模拟的电压信号,然后进入到VGA接口的3个RGB接口。例如RGB888的数据,最后颜色数据就是24位,共有2*24中颜色,当然这种芯片也适用于RGB565,RGB555,RGB444等图像数据类型。

二 电路

使用GB712芯片与VGA接口。

三 信号

框图:

VGA时序图:

四 代码

复制代码
module VGA_CTRL(
  input sys_clk,
  input sys_rst_n,
  output VGA_HS,
  output VGA_VS,
  output VGA_BLK,
  output [23:0]VGA_RGB
);
  localparam Hsync_End ==800;
  localparam Hs_End ==96;
  localparam Vsync_End ==525;
  localparam Vs_End ==2;
  localparam Hdat_begin ==144;
  localparam Hdat_End ==784;
  localparam Vdat_begin ==35;
  localparam Vdat_End ==515;
  
  reg [9:0] hcnt;
always@(posedge sys_clk or negedge sys_rst_n)
  if(!Reset_n)
     hcnt <= 0;
   else if(hcnt >=Hsync_End -1)
     hcnt <=0;
   else 
     hcnt <= hcnt +1'b1;
//Hcnt   
assign VGA_HS = (hcnt < HS_End - 1'd1)? 0:1;
//VGA_HS
reg [9:0]vcnt;
always@(posedge sys_clk or negedge sys_rst_n)
  if(!Reset_n)
     Vcnt <= 0;
   else if(Vcnt >=Vsync_End -1)
     Vcnt <=0;
   else 
     Vcnt <= Vcnt +1'b1;
//Vcnt     
assign VGA_VS = (Vcnt < VS_End - 1'd1)? 0:1;
//VGA_VS
assign VGA_BLK = ((hcnt >= Hdat_begin - 1) && (hcnt <Hdat_End -1) && (Vcnt <Vdat_End))?1:0;
//VGA_BLK
assign VGA_RGB =VGA_BLK?Data:0;

endmodule
相关推荐
weixin_457340211 小时前
旋转OBB数据集标注查看器
图像处理·人工智能·python·yolo·目标检测·数据集·旋转
通往曙光的路上1 小时前
WebSocket
网络·websocket·网络协议
开心_开心急了1 小时前
TCP协议概要与Python示例
tcp/ip
轻赚时代1 小时前
PC 端 AI 图像处理工具实操指南:抠图 / 证件照优化 / 智能擦除全流程解析
图像处理·人工智能·经验分享·笔记·深度学习·创业创新·学习方法
ShiMetaPi2 小时前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:基础入门 07 测试命令
arm开发·fpga开发
职业码农NO.12 小时前
架构模型:企业架构、技术架构、C4模型、TOGAF、互联网模型优缺点分析与学习
学习·架构·系统架构·软件工程
什么时候才能变强2 小时前
使用 k6 对 WebSocket 测试
网络·websocket·网络协议·k6
嵌入式-老费2 小时前
ISP基本原理和实现(代码流程)
fpga开发·接口隔离原则
plmm烟酒僧3 小时前
OpenVINO 推理 YOLO Demo 分享 (Python)
图像处理·人工智能·python·yolo·openvino·runtime·推理