从零开始利用MATLAB进行FPGA设计(七)固化程序

FPGA开发板:AX7020;Xilinx 公司的 Zynq7000 系列的芯片XC7Z020-2CLG400I,400引脚 FBGA 封装。

HARDWARE PLATFORM在2019以后的vivado中已经没有了。本期实际上已经与MATLAB无关,主要介绍通过VITIS等方法进行程序固化。

目录

ZYNQ是如何启动的?

生成FSBL文件

SD卡启动

QSPI启动:

Vitis烧写

vivado烧写

批处理文件快速烧写


ZYNQ是如何启动的?

对于ZYNQ来说,必须要有PS端的配合才能固化程序。

  • ZYNQ的启动由ARM主导,在非JTAG模式下启动,处理器首先执行BootRom里的代码,包括一些最基本的驱动以及把FSBL(first stage boot loader)代码搬运到OCM(on-chip memory)中。
  • 处理器开始执行FSBL代码,包括:初始化vivado工程中对ZYNQ核的配置;加载PL端bitstream;加载second stage bootloader到DDR(Double Data Rate双倍速率同步动态随机存储器);交给second stage bootloader。
  • second stage bootloader(跑系统的情况下使用)。

生成FSBL文件

fsbl.elf在硬件平台工程中。zynq_fsbl是fsbl的BSP(板级支持包),包含了许多外设文件。在fsbl.debug中添加调试宏定义:

分别build硬件平台工程和APP工程,在APP工程中的debug文件夹中生成了对应的BOOT.bin。BOOT.bin是启动文件,可以放到SD卡启动,也可以烧写到QSPI Flash。

也可以点击APP工程右键选择Create Boot Image,在其中add之前生成的fsbl.elf和bitstream文件(本例没有)。

SD卡启动

将SD卡格式为FAT32格式,放入BOOT.bin,调整启动模式为SD卡启动,打开putty配置串口,板子上电启动:

QSPI启动:

开发板配有一篇256Mbit的QSPI FLASH芯片(W25Q256)。QSPI启动实际上是把程序烧写到FLASH芯片中。

Vitis烧写

在Vitis中选择Xilinx>Program Flash,配置如下:

将开发板的启动模式设为QSPI,再次启动,在putty里面看到:

vivado烧写

在HARDWARE MANGER右键 Add Configuration Memory Device,配置如下:

然后右键选择编译文件,选择要烧写的boot和fsbl文件,烧写时使用JTAG启动模式。

批处理文件快速烧写

编写.bat文件如下:

路径对应的是vitis的安装路径,把要烧录的文件放在一起:


​插上JTAG线后双击bat文件即可烧写。

相关推荐
我爱C编程7 分钟前
【硬件片内测试】基于FPGA的4FSK扩频通信链路测试,包含帧同步,定时点,扩频伪码同步,信道,误码统计
fpga开发·帧同步·定时点·扩频通信·扩频伪码同步·4fsk
GateWorld31 分钟前
Lattice FPGA开发全攻略--十余种输出文件格式及其区别
fpga开发·lattice·fpga开发工具
芯门15 小时前
基于 Xilinx K7 FPGA 的全套万兆 10G GigE Vision 商业级传输方案
计算机视觉·fpga开发·万兆gige
ehiway15 小时前
FPGA在未来产业中的应用潜力与商业机会分析
fpga开发
GateWorld16 小时前
FPGA内部模块详解之第1篇 FPGA内部结构总览
fpga开发·fpga内部模块
爱吃汽的小橘17 小时前
驱动GPIO使用GPIO中断模式
fpga开发
普密斯科技17 小时前
精准把控每一处细节——FPGA焊点高度精准检测实施方案
人工智能·深度学习·数码相机·计算机视觉·fpga开发·测量
FPGA_小田老师19 小时前
Xilinx AXI UART Lite IP核:IP核深度解析
fpga开发·uart·串口通讯·axi转uart
GateWorld21 小时前
FPGA内部模块详解之二 FPGA的逻辑“心脏”——可编程逻辑块(PFU/CLB)深度解析
fpga开发·fpga内部结构
Saniffer_SH1 天前
【高清视频】如何针对电动汽车进行通信可靠性测试、故障注入与功率分析?
服务器·驱动开发·测试工具·fpga开发·计算机外设·硬件架构·压力测试