基于I2S的音频ADC_DAC的_FPGA的驱动

前言

这是博主自己原创的成果,如要转载或者引用,请标明出处,具体的视频讲解见我的bili视频讲解,先附链接

引出目的

  1. 课题项目需求做一个基于FPGA的相控扬声器
  2. 后面进行数字滤波器的设计与实现
  3. 后期FPGA算法的实现

整体模块框图

驱动原理与程序设计思路

I2S时序图详解

注意三个点:

  1. LRCK的跳变沿总是对应着BCLK的下降沿
  2. DIN总在BCK的上升沿保持不变(进行数据传输),DIN总在BCK的下降沿改变数据
  3. 对于I2S的标准模式,第一个BIT的传输总是在LRCK跳变沿后的BCK的第二个上升沿才开始进行,这里要特别注意
自己设计的PCM1690八通道DAC(已经测试通过)
ILA信号抓取
  1. ADC的BCLK的跳变沿对应MCLK的上升沿
  2. DAC的BCLK的跳变沿对应MCLK的下降沿
  3. 这可能是取决于I2S的标准版本和器件的配置

多了1bit的冗余位(最高位),0代表左声道,代表右声道

调试中的BUG

  1. 声道最高BIT位输出错误
  1. 没有声明的变量编译器没有报错

注意:这书最终修改好的程序,原来的程序是在第47行,我写的是wire dac_bclk_pose;也就是说,我没有定义dac_bclk_nege,但是程序编译正常

  1. 关于PCM1690的

使用5V供电 需要两条线,否则右声道有吱吱的电流声,或者给开发板使用DC12V进行供电!!

相关推荐
szxinmai主板定制专家6 小时前
国产RK3568+FPGA以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心的解决方案
大数据·运维·网络·人工智能·fpga开发·机器人
FPGA_ADDA7 小时前
基于FPGA 和DSP 的高性能6U VPX 采集处理板
fpga开发·dsp·6u vpx·8通道采集
FakeOccupational10 小时前
fpga系列 HDL:跨时钟域同步 脉冲展宽同步 Pulse Synchronization
fpga开发
丶七年先生10 小时前
牛客 verilog入门 VIP
fpga开发
hahaha601613 小时前
ARINC818协议(六)
网络·fpga开发
深圳信迈科技DSP+ARM+FPGA13 小时前
基于ARM+FPGA+DSP的储能协调控制器解决方案,支持国产化
arm开发·fpga开发·信号处理
承接电子控制相关项目17 小时前
单片机与FPGA的核心差异、优缺点、编程差异、典型应用场景、选型等对比分析
单片机·嵌入式硬件·fpga开发
XINVRY-FPGA19 小时前
XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC
c++·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
kanhao1001 天前
为什么FPGA中一般不使用浮点数进行计算?
fpga开发
9527华安1 天前
国产紫光同创FPGA实现SDI视频编解码+图像缩放,基于HSSTHP高速接口,提供2套工程源码和技术支持
fpga开发·视频编解码·图像缩放·紫光同创·sdi·高速接口·hssthp