基于I2S的音频ADC_DAC的_FPGA的驱动

前言

这是博主自己原创的成果,如要转载或者引用,请标明出处,具体的视频讲解见我的bili视频讲解,先附链接

引出目的

  1. 课题项目需求做一个基于FPGA的相控扬声器
  2. 后面进行数字滤波器的设计与实现
  3. 后期FPGA算法的实现

整体模块框图

驱动原理与程序设计思路

I2S时序图详解

注意三个点:

  1. LRCK的跳变沿总是对应着BCLK的下降沿
  2. DIN总在BCK的上升沿保持不变(进行数据传输),DIN总在BCK的下降沿改变数据
  3. 对于I2S的标准模式,第一个BIT的传输总是在LRCK跳变沿后的BCK的第二个上升沿才开始进行,这里要特别注意
自己设计的PCM1690八通道DAC(已经测试通过)
ILA信号抓取
  1. ADC的BCLK的跳变沿对应MCLK的上升沿
  2. DAC的BCLK的跳变沿对应MCLK的下降沿
  3. 这可能是取决于I2S的标准版本和器件的配置

多了1bit的冗余位(最高位),0代表左声道,代表右声道

调试中的BUG

  1. 声道最高BIT位输出错误
  1. 没有声明的变量编译器没有报错

注意:这书最终修改好的程序,原来的程序是在第47行,我写的是wire dac_bclk_pose;也就是说,我没有定义dac_bclk_nege,但是程序编译正常

  1. 关于PCM1690的

使用5V供电 需要两条线,否则右声道有吱吱的电流声,或者给开发板使用DC12V进行供电!!

相关推荐
喜欢丸子头13 小时前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子13 小时前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛20 小时前
fpga iic协议
fpga开发
嵌入式-老费20 小时前
Zynq开发实践(FPGA之pwm输出)
fpga开发
hexiaoyan8271 天前
光纤加速的板卡设计原理图:基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡
嵌入式硬件·fpga开发·光纤加速板卡·国产化板卡·xcvu9p板卡·xcvu9p
XiaoChaoZhiNeng1 天前
Altera Quartus17.1 Modelsim 库编译与仿真
fpga开发
燎原星火*2 天前
FPGA复位
fpga开发
博览鸿蒙2 天前
FPGA笔试面试常考问题及答案汇总
fpga开发
9527华安2 天前
FPGA实现Aurora 64B66B图像视频点对点传输,基于GTY高速收发器,提供2套工程源码和技术支持
fpga开发·音视频·aurora·高速收发器·gty·64b66b·点对点传输
博览鸿蒙2 天前
入行FPGA选择国企、私企还是外企?
fpga开发