基于I2S的音频ADC_DAC的_FPGA的驱动

前言

这是博主自己原创的成果,如要转载或者引用,请标明出处,具体的视频讲解见我的bili视频讲解,先附链接

引出目的

  1. 课题项目需求做一个基于FPGA的相控扬声器
  2. 后面进行数字滤波器的设计与实现
  3. 后期FPGA算法的实现

整体模块框图

驱动原理与程序设计思路

I2S时序图详解

注意三个点:

  1. LRCK的跳变沿总是对应着BCLK的下降沿
  2. DIN总在BCK的上升沿保持不变(进行数据传输),DIN总在BCK的下降沿改变数据
  3. 对于I2S的标准模式,第一个BIT的传输总是在LRCK跳变沿后的BCK的第二个上升沿才开始进行,这里要特别注意
自己设计的PCM1690八通道DAC(已经测试通过)
ILA信号抓取
  1. ADC的BCLK的跳变沿对应MCLK的上升沿
  2. DAC的BCLK的跳变沿对应MCLK的下降沿
  3. 这可能是取决于I2S的标准版本和器件的配置

多了1bit的冗余位(最高位),0代表左声道,代表右声道

调试中的BUG

  1. 声道最高BIT位输出错误
  1. 没有声明的变量编译器没有报错

注意:这书最终修改好的程序,原来的程序是在第47行,我写的是wire dac_bclk_pose;也就是说,我没有定义dac_bclk_nege,但是程序编译正常

  1. 关于PCM1690的

使用5V供电 需要两条线,否则右声道有吱吱的电流声,或者给开发板使用DC12V进行供电!!

相关推荐
Yeauty6 小时前
Rust 中的高效视频处理:利用硬件加速应对高分辨率视频
开发语言·rust·ffmpeg·音视频·音频·视频
双料毒狼_s7 小时前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦12 小时前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安21 小时前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman21 小时前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤1 天前
fpga:分秒计时器
fpga开发
奋斗的牛马1 天前
FPGA_AXI仿真回环(一)
fpga开发
LeeConstantine1 天前
FPGA FLASH烧写遇到的问题
fpga开发
禾川兴 132424006881 天前
国产芯片解析:龙讯HDMI Splitter系列:多屏共享高清
单片机·fpga开发·适配器模式
威视锐科技2 天前
软件定义无线电36
网络·网络协议·算法·fpga开发·架构·信息与通信