FPGA编程指南: CSU DMA传输

  1. 将安全流开关配置设置为从DMA源接收,即设置csu.csu_sss_cfg[pcap_sss]为0x5。

  2. 配置并设置CSU_DMA以建立通道和传输,具体编程方法可参考CSU DMA编程部分。

  • 通道类型为DMA_SRC。

  • 设置源地址为位流的地址。

  • 设置大小为以字表示的位流大小。

  1. 等待CSU DMA操作完成,确保源频道的传输已完成。

  2. 清除CSU_DMA中断并确认传输完成,这需要设置csudma.csudma_src_i_sts[done]。

  3. 等待PCAP完成,当csu清除pcap_status[pcap_wr_idle]位时表示传输完成。

接着,需要等待PL完成状态以确保位流已正确编程,具体步骤如下:

  1. 等待PL完成状态,然后进行其他操作。

  2. 配置完成后,复位PCAP接口,通过设置csu.pcap_reset[reset]位。

在CSU DMA编程中,CSU会在执行CSU ROM代码期间使用CSU DMA进行引导映像传输。FSBL(First Stage Boot Loader)也会使用CSU DMA进行PL编程(通过PCAP)和图像传输。CSU DMA的触发和配置如下:

  1. 触发CSU DMA传输,首先需要为DMA源通道写入大小值。在PL编程的情况下,只有源通道;在环回的情况下,需要先配置DMA目标通道,然后配置源通道。

  2. 配置源/目的大小:

  • 针对源通道,需要配置csudma.csudma_src_size[size]为源缓冲区的大小。

  • 针对目的通道,需要配置csudma.csudma_dst_size[size]为目的缓冲区的大小。

在等待CSU DMA完成时,可以通过轮询状态寄存器的完成位来验证,具体步骤如下:

  1. 轮询源通道,确认csudma.csudma_src_i_sts[done]未设置。

  2. 若不是源通道,则确认csudma.csudma_dst_i_sts[done]未设置。

  3. 确认DMA已完成后,可以通过清除状态寄存器的相同位来确认。

在搭建SOC系统工程方面,需要创建Vivado系统工程并选择正确的芯片型号。用户应当注意选择适合的型号,例如xczu7ev-ffvc1156-2-i。创建Block Design图形化设计时,需要在IP Integrator中创建System,并添加相应的IP。对于Zynq Ultrascale+ MPSOC IP的设置,需要调整时钟频率、内存类型和接口输出,以确保硬件设置与程序的兼容性,避免在Vitis IDE中出现崩溃和运行问题。正确的配置是确保成功的必要条件。

相关推荐
ShiMetaPi15 小时前
操作【GM3568JHF】FPGA+ARM异构开发板 使用指南:蓝牙
arm开发·嵌入式硬件·fpga开发·rk3568
知识充实人生1 天前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安2 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf2 天前
高速接口基础
fpga开发
forgeda2 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8273 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
m0_575046343 天前
FPGA数据流分析
数据分析·fpga·数据流分析
雨洛lhw3 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛3 天前
FPGA ad9248驱动
fpga开发
forgeda3 天前
半年报中的FPGA江湖:你打你的,我打我的
fpga·行业现状·竞争格局