-
将安全流开关配置设置为从DMA源接收，即设置csu.csu_sss_cfgpcap_sss为0x5。
-
配置并设置CSU_DMA以建立通道和传输，具体编程方法可参考CSU DMA编程部分。
-
通道类型为DMA_SRC。
-
设置源地址为位流的地址。
-
设置大小为以字表示的位流大小。
-
等待CSU DMA操作完成，确保源频道的传输已完成。
-
清除CSU_DMA中断并确认传输完成，这需要设置csudma.csudma_src_i_stsdone。
-
等待PCAP完成，当csu清除pcap_statuspcap_wr_idle位时表示传输完成。
接着，需要等待PL完成状态以确保位流已正确编程，具体步骤如下：
-
等待PL完成状态，然后进行其他操作。
-
配置完成后，复位PCAP接口，通过设置csu.pcap_resetreset位。
在CSU DMA编程中，CSU会在执行CSU ROM代码期间使用CSU DMA进行引导映像传输。FSBL（First Stage Boot Loader）也会使用CSU DMA进行PL编程（通过PCAP）和图像传输。CSU DMA的触发和配置如下：
-
触发CSU DMA传输，首先需要为DMA源通道写入大小值。在PL编程的情况下，只有源通道；在环回的情况下，需要先配置DMA目标通道，然后配置源通道。
-
配置源/目的大小：
-
针对源通道，需要配置csudma.csudma_src_sizesize为源缓冲区的大小。
-
针对目的通道，需要配置csudma.csudma_dst_sizesize为目的缓冲区的大小。
在等待CSU DMA完成时，可以通过轮询状态寄存器的完成位来验证，具体步骤如下：
-
轮询源通道，确认csudma.csudma_src_i_stsdone未设置。
-
若不是源通道，则确认csudma.csudma_dst_i_stsdone未设置。
-
确认DMA已完成后，可以通过清除状态寄存器的相同位来确认。
在搭建SOC系统工程方面，需要创建Vivado系统工程并选择正确的芯片型号。用户应当注意选择适合的型号，例如xczu7ev-ffvc1156-2-i。创建Block Design图形化设计时，需要在IP Integrator中创建System，并添加相应的IP。对于Zynq Ultrascale+ MPSOC IP的设置，需要调整时钟频率、内存类型和接口输出，以确保硬件设置与程序的兼容性，避免在Vitis IDE中出现崩溃和运行问题。正确的配置是确保成功的必要条件。