cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体

文章目录

    • [cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体](#cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体)
    • 概述
    • 笔记
    • END

cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体

概述

元件的占位面积有高度的,是有用的,用于DRC检查。

如果将元件占位面积的高度改为0,和实际不符,是有害的。

但是默认3D预览板子时,如果没有3D模型的stepfile, 会将元件显示为黑立方体,实际上这个黑立方体就是代表元件(占位面积和元件高度)。

没查到资料,怎么在3D预览时去掉这个占地面积的黑立方体。

因为黑立方体将元件顶面的焊盘挡住了,如果要检查焊盘是否被一面盖油,就看不到效果。

记得不用去动元件的封装库,好像3D模型预览就有不显示元件占位面积的选项。

笔记

找到了,不过好像和记忆中的选项名称和位置都不太一样,也许是打的补丁(e.g. S032)不同,官方将选项位置改了?

元件3D模型的显示,默认的选项是第3个: 如果step模型有效,就显示step模型;如果元件没有step模型,就显示元件占地面积的黑色立方体。

现在改为第2个选项 :只显示元件的step模型,如果元件没有step模型,就不现实3D模型。

改完之后的效果,就可以不显示占地面积的黑色立方体了。

END

相关推荐
芯巧电子2 天前
112.OrCAD绘制的原理图输出PDF文件时页码顺序是怎么决定的?I Cadence Allegro 电子设计 快问快答
cadence·allegro
芯巧电子1 个月前
95. OrCAD输出网表出现“Illegal character”错误时应该怎么处理?I Cadence Allegro 电子设计 快问快答
科技·cadence·软件·allegro·orcad
芯巧电子2 个月前
84. OrCAD中怎么浏览DRC检测后的全部DRC错误?I Cadence Allegro 电子设计 快问快答
科技·cadence·软件·allegro·orcad
芯巧电子3 个月前
63. OrCAD中Net Alias与Off-Page Connector有什么区别?I Cadence Allegro 电子设计 快问快答
科技·cadence·软件·allegro·orcad
三品PLM系统3 个月前
【无标题】
数据库·制造·cadence·plm
芯巧电子4 个月前
58. OrCAD绘制原理图时怎么放置电源、地与分页连接符号?I Cadence Allegro 电子设计 快问快答
科技·cadence·软件·allegro·orcad
芯巧电子5 个月前
12. EOS和审核参数进行分类 I 芯巧Cadence 25.1新功能深入学习
科技·cadence·软件·allegro·orcad
芯巧电子5 个月前
31. OrCAD中怎么批量更新封装库文件?I Cadence Allegro 电子设计 快问快答
科技·cadence·软件·allegro·orcad
芯巧电子5 个月前
1.6 OrCAD 原理图器件没封装,手动添加 JEDEC_TYPE 参数有效吗?I 芯巧Cadence快问快答系列-操作锦囊
科技·cadence·orcad
芯巧电子5 个月前
1.4 如何在 OrCAD 原理图中,实现无器件的网络短接?I 芯巧Cadence快问快答系列-操作锦囊
科技·cadence·allegro·orcad