cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体

文章目录

    • [cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体](#cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体)
    • 概述
    • 笔记
    • END

cadence SPB17.4 - 3D预览时,不需要显示Place_Bound占位的黑立方体

概述

元件的占位面积有高度的,是有用的,用于DRC检查。

如果将元件占位面积的高度改为0,和实际不符,是有害的。

但是默认3D预览板子时,如果没有3D模型的stepfile, 会将元件显示为黑立方体,实际上这个黑立方体就是代表元件(占位面积和元件高度)。

没查到资料,怎么在3D预览时去掉这个占地面积的黑立方体。

因为黑立方体将元件顶面的焊盘挡住了,如果要检查焊盘是否被一面盖油,就看不到效果。

记得不用去动元件的封装库,好像3D模型预览就有不显示元件占位面积的选项。

笔记

找到了,不过好像和记忆中的选项名称和位置都不太一样,也许是打的补丁(e.g. S032)不同,官方将选项位置改了?

元件3D模型的显示,默认的选项是第3个: 如果step模型有效,就显示step模型;如果元件没有step模型,就显示元件占地面积的黑色立方体。

现在改为第2个选项 :只显示元件的step模型,如果元件没有step模型,就不现实3D模型。

改完之后的效果,就可以不显示占地面积的黑色立方体了。

END

相关推荐
IDIOT___IDIOT1 个月前
Cadence 制作 Title Block
cadence·title block
芯巧电子5 个月前
OrCAD X Capture CIS设计小诀窍系列--12.如何实现Design Rules Check
服务器·网络·cadence
芯巧电子5 个月前
OrCAD X Capture CIS设计小诀窍系列第二季--02.如何在Capture中设置元器件不输出到Netlist
科技·cadence·orcad
芯巧电子5 个月前
OrCAD X Capture CIS设计小诀窍系列第二季--03.如何在Capture中输出带有目录和元器件信息的PDF
科技·cadence·orcad
林清海笙7 个月前
【集成电路版图设计学习笔记】1. Introduction to Layout Design
ic·cadence·集成电路·版图设计
红花与香菇2____9 个月前
【学习笔记】Cadence电子设计全流程(二)原理图库的创建与设计(上)
笔记·嵌入式硬件·学习·pcb设计·cadence·pcb工艺
热爱学习地派大星10 个月前
Cadence笔记--原理图导入PCB
笔记·cadence
美式小田1 年前
Cadence学习笔记 16 HDMI接口布局
笔记·嵌入式硬件·学习·cadence
美式小田1 年前
Cadence学习笔记 12 PCB初始化设置
笔记·嵌入式硬件·学习·cadence