PCB - 封装焊盘阻焊层的检查

文章目录

PCB - 封装焊盘阻焊层的检查

概述

打样回来, 看到要焊接的几个插件管脚有阻焊, 无法焊接.

这几个封装是直接从第三方扒下来的, 出了gerber文件后, 没注意到阻焊层的检查, ++

给厂家的是gerber文件, 厂家严格按照gerber文件来生产, 和人家没一点关系.

查一下啥问题.

检查

做出的实际PCB正反面


厂家提供的生产稿


PCB对应的原始gerber文件

经过检查(CAM350 14.5), 是底层没有阻焊层, 导致底部插件的焊盘被盖油了.

插件顶层的焊盘是有阻焊层的, 所以焊盘漏出了金属, 可以焊接.

插件底层的焊盘没有阻焊层, 所以焊盘被盖油, 不可以焊接.

查封装

这几个插件封装, 是从第三方扒下来的. 转成AD-ascii PCB格式, 然后在allegro中引入生成封装.

以前一直是这样玩, 没遇到过封装错了的问题.

那查一下封装吧.

拿一个插件电阻为例

插件电阻封装为RES-TH_BD2_2-L6_5-P10_50-D0_6


看到这个电阻封装的2个管脚, 分别用了一个焊盘封装.

那这2个焊盘都是底层没有阻焊层的.

分别去修正这2个焊盘

如果在中文路径下编辑焊盘, cadenceSPB17.4_Padstack Editor 17.4载入.pad后, 看不到任何数据.

cadenceSPB17.4_Padstack Editor 17.4只支持英文路径, 将焊盘拷贝到英文路径下编辑, 或者直接编辑自己SPB库(是英文路径)中的同名焊盘

打开焊盘文件, 翻到Mask Layers, 看到, 只有顶层阻焊有图形, 底层阻焊没有图形, 这就是导致底层焊盘被盖油的原因.

将顶层阻焊层的数据拷贝到底层阻焊层, 保存焊盘数据.

将所有错误封装的焊盘都修正.

在allegro中更新PCB的焊盘

此时, 再从光绘试图的底层阻焊层中观察时, 就可以看到这几个插件封装的底层阻焊层已经出来了.

此时, 如果有洁癖或者手头板子不能凑合焊接(e.g. 将元件装在底层, 从顶层焊接), 就需要重新出gerber, 再去打样.

插件封装焊盘的基本数据

这个错了的封装焊盘是第三方的, 正好现在修正完, 看看人家的焊盘数据是啥样子. 这样自己以后再做插件封装的焊盘, 心里也有底了.

新作焊盘时, 焊盘类型只能选一种.

现在修改或查看焊盘时, 焊盘类型都被自动选中了, 不要点击修改他.

插件焊盘是有钻孔的.

没有背钻

钻孔符号大小和钻孔数据一样, 没有给字母标识.

钻孔偏移为0

设计层只有正规焊盘, 分别在顶层/底层/中间层, 形状和大小都是一样的.

Mask层只有顶层/底层的阻焊层

选项卡有一个支持旧光绘的选项.

概要卡只能查看.

END

相关推荐
林清海笙2 天前
【Cadence射频仿真学习笔记】IC设计中电感的分析、建模与绘制(EMX电磁仿真,RFIC-GPT生成无源器件及与cadence的交互)
射频工程·cadence·射频电路设计·emx·电感建模·rfic-gpt·无源器件
美式小田4 天前
Cadence学习笔记 8 添加分页符
笔记·嵌入式硬件·学习·cadence
美式小田4 天前
Cadence学习笔记 9 器件封装匹配
笔记·嵌入式硬件·学习·cadence
晓晓暮雨潇潇1 个月前
FPGA开发技能(9)快速生成约束XDC文件
python·fpga开发·cadence·vivado
轩阁楼主3 个月前
cadence多版本启动问题
cadence
轩阁楼主3 个月前
cadence 17.4之allegro 不能设置net颜色
cadence
LostSpeed5 个月前
cadence SPB17.4 - allegro - DRC error “Soldermsk to Shape Spacing“
cadence·spb17.4
日晨难再6 个月前
Cadence:Conformal系列形式验证工具
cadence·eda·conformal
花果山圣僧6 个月前
Allegro光绘Gerber文件、IPC网表、坐标文件、装配PDF文件导出打包
cadence·allegro·gerber·pcba
宁静致远20211 年前
Cadence SPB17.4 -Allegro - 做Logo封装及添加中文丝印
嵌入式硬件·cadence