xilinx

鬼手点金13 小时前
fpga开发·verilog·vivado·xilinx·vhdl·altera·lattice
FPGA常用型号参考FPGA市场主要由国际巨头和快速崛起的国内厂商两大阵营构成。国际厂商凭借深厚的技术积累和广泛的产品线，覆盖从顶尖数据中心到低功耗边缘计算的全场景；国内厂商则在通信、工业控制和汽车电子等特定市场加速追赶，部分已实现中高端突破。
jz_ddk8 天前
学习·fpga开发·xilinx·usb2.0
[学习] 深入理解 USB 通信与 FPGA 实现：从协议到逻辑设计USB（Universal Serial Bus）是我们日常工作中最熟悉的接口之一，但很多开发者对它的理解往往停留在“插上就能用”的层面。当我们深入到底层，特别是要在 FPGA 上实现一个 USB 设备时，会发现 USB 的架构与 PCIe 等总线有着本质区别。
忆锦紫1 个月前
fpga开发·fpga·vivado·xilinx
vivado报错及解决【十一】[Place 30-174] Unroutable Placement! The following clock source components are placed too far from each other. These clocks drive common load instances. This requires them to be placed in a relative way such that both clocks can drive the common load inst
FPGA的花路3 个月前
fpga开发·xilinx·自动化脚本·modelsim仿真
基于脚本的ModelSim自动化仿真（Xilinx FPGA篇）在FPGA开发中，仿真验证是不可或缺的环节。传统的ModelSim图形界面操作流程通常是：启动软件 → 创建工程 → 添加文件 → 编译 → 加载仿真 → 添加波形 → 运行。每次修改代码后，这套流程都要重复一遍，存在三个明显问题：
初夏正浓5 个月前
fpga开发·xilinx·jesd204b
一文读懂“JESD204B”之链路建立与xilinx IP仿真JESD204B 是由JEDEC（电子器件工程联合会）制定的高速串行接口标准，主要用于数据转换器（ADC/DAC）与数字处理器（如FPGA、ASIC）之间的数据传输。在JESD标准出来前，常用的是传统的LVDS接口：LVDS（Low-Voltage Differential Signaling，低压差分信号）是一种广泛应用的物理层电气标准，用于高速、低功耗的差分信号传输，但是在使用LVDS接口时，对阻抗和多通道时延要求比较严格，因为LVDS使用的是源同步接口，允许时钟和多个数据通道同时传输，时钟信号和数据
Lzy金壳bing6 个月前
fpga开发·vivado·xilinx
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级基于Vivado平台，通过对MT25QL256 SPI FLASH进行在线烧写，实现FPGA程序在线更新升级。
greatdan6 个月前
fpga开发·verilog·xilinx
[HDL设计] 片外串行总线-IICIIC（Inter-Integrated Circuit），也被称为 I2C 或 I²C，是由飞利浦半导体（现 NXP 半导体）于 1982 年发明的一种串行通信总线。虽然它已经诞生了 40 多年，但凭借其简单性和低成本，它依然是嵌入式系统中连接处理器与低速外设（如传感器、EEPROM、ADC/DAC、RTC 时钟等）的首选方案。
greatdan6 个月前
fpga开发·verilog·xilinx
[HDL设计] 片外串行总线-SPI在嵌入式系统和数字电路设计中，芯片间的通信至关重要。在众多的串行通信协议中，SPI（Serial Peripheral Interface，串行外设接口）以其全双工、同步传输、连线简单（通常只需4根线）的特点，被广泛应用于传感器、ADC、DAC、Flash存储器等外设的连接。
知识充实人生6 个月前
fpga开发·xilinx·hr i/o·hp i/o·hd i/o·io类型
FPGA设计杂谈之九：HRIO/HPIO/HDIOFGPA器件中，I/O的模块分布以bank来划分，bank可分为HR(High Range) IO,HP(High Performance) IO,HD(Hign Density) IO三类，每个bank包含一定数量的可配置I/O。
s09071366 个月前
fpga开发·xilinx·ddr·iserdes
Xilinx FPGA ISERDES 使用详细介绍Xilinx FPGA ISERDES 使用详细介绍ISERDES（Input Serializer/Deserializer）是 Xilinx FPGA I/O 逻辑（IOLOGIC）中的一个专用硬核原语，用于实现高速串行数据到低速并行数据的转换。它是实现源同步接口（如 LVDS、DDR 存储器接口、ADC 接口、MIPI 等）的核心组件。
qq_小单车7 个月前
fpga开发·xilinx
xilinx-DNADevice DNA 是 AMD Xilinx 现场可编程门阵列 和自适应计算加速平台 芯片中一项至关重要的硅片级安全与识别特性。
知识充实人生7 个月前
fpga·xilinx·赛灵思·7系列·器件资源对比
Xilinx 7系列器件特性对比目录一、概述二、特性对比2.1 优势2.2 资源对比2.2.1 四个系列器件资源对比2.2.2 同系列器件资源对比
洋洋Young7 个月前
fpga开发·xilinx
【Xilinx FPGA】7 Series 收发器架构与时钟设计Xilinx 7 系列器件提供了四类高速串行通信收发器，分别是 GTP、GTX、GTH 和 GTZ，支持 500Mbps 至 28.05 Gbps 传输速率，覆盖不同性能与成本需求。本文主要介绍 Xilinx 7 系列器件高速串行收发器概述、核心架构与时钟设计。
Js_cold7 个月前
fpga开发·fpga·vivado·xilinx
Xilinx FPGA温度等级及选型建议Xilinx（现为AMD的一部分）FPGA的温度等级决定了芯片可以在什么环境温度下可靠工作。其温度等级主要用型号后缀的一个字母表示，例如2FGG484C。以下是Xilinx FPGA主要的温度等级详解，从最常见到最严苛：
Js_cold7 个月前
单片机·嵌入式硬件·fpga开发·vivado·xilinx·flash·cclk
Xilinx FPGA Flash启动时钟频率对于Xilinx FPGA从外部 SPI Flash 启动（通常指 MultiBoot 或简单的配置加载），时钟频率的选择需要综合考虑芯片规格、Flash 型号和 PCB 设计。
s09071367 个月前
fpga开发·xilinx·lvds
XIlinx FPGA使用LVDS的电源与电平关键指南针对 7 Series, UltraScale, UltraScale+ FPGAs 以及 MPSoC 器件使用 LVDS 的注意事项：
洋洋Young7 个月前
fpga开发·xilinx
【Xilinx FPGA】DDR3 SDRAM 控制器Xilinx 7 系列 FPGA 提供了一个高性能内存接口解决方案，其预设计的控制器和物理层组合，用于连接 7 系列 FPGA 和 DDR2/DDR3 SDRAM 颗粒。用户接口（User Interface, UI）部分支持 AXI4 接口，用于高性能数据传输，物理层（PHY）部分解释控制器如何实际与内存芯片通信，专门的硬件模块处理高速信号，还有校准序列来调整时序，确保数据可靠传输。本文主要参考 Xilinx UG586 用户指南，介绍 DDR3 控制器接口功能、核心架构与设计指南。
洋洋Young8 个月前
fpga开发·xilinx·clb
【Xilinx FPGA】CLB SliceL 与 SliceMXilinx 7 系列 FPGA 包括三个家族：Artix-7、Kintex-7 和 Virtex-7，它们共享相同的 CLB 架构。这个架构与 Virtex-6 FPGA 的 CLB 相同，但与 Spartan-6 有些差异，主要是列式架构且只保留 SliceL 与 SliceM 类型单元。本文主要介绍 Xilinx 7 系列 FPGA 中的可配置逻辑块（CLB）的架构、功能与设计方法。
whik11948 个月前
fpga·xilinx·zynq·选型·高速接口·资源
Xilinx ZYNQ-7000系列FPGA选型指南Xilinx ZYNQ-7000 官方产品表Xilinx ZYNQ-7000 官方选型指南
s09071368 个月前
fpga开发·verilog·xilinx·zynq
FPGA中同步与异步复位本文详细、系统地对比FPGA（以及广义的数字IC设计）中同步复位与异步复位的特点。这两种复位策略是数字电路设计的核心基础概念，选择哪一种对电路的可靠性、时序性能和资源利用率有重大影响。