产品推荐 | 基于XILINX VERSAL的XW-NVME-X16-2SAS智能FPGA加速卡

01 产品概述

XW-NVME-X16-2SAS智能存储加速卡基于XILINX VERSAL ACAP MPSOC,EP侧提供1路PCIe GEN4 x16接口,RP侧最大可支持2路PCIe GEN4 x8,或4路PCIe GEN4 x 4,板载DDR4-3200MHz缓存,具有低延迟、高性能、低能耗、低成本、可定制等优势。为Instance Storage、SSD硬件虚拟化、存储加密解密、纠删码、压缩解压缩、高速数据处理、应用业务卸载等服务器计算加速、存储业务的首选加速平台。

02 产品特征

256个虚拟NVMe PCIe Function(4PF + 252 VF)

硬件实现512个IO队列,每个虚拟NVMe最大支持64个IO队列

直连模式,支持4 * PCIe NVMe SSD

支持基于16GB粒度Mapping提供NVMe虚拟化

高性能,延迟增加在几个us左右

支持透明加解密,支持虚拟NVMe设备级的秘钥管理

硬件实现QoS,可以精确到队列级别

支持磁盘管理,隔离NVMe SSD故障

使用native NVMe驱动,提供PCIe路径管理通道

03 功能框图

04 产品规格

|------|--------|----------------------------------------------------------------------------|
| 基本规格 | FPGA资源 | XILINX VERSAL VM1802, FPGA MPSOC架构 |
| 基本规格 | FPGA资源 | 集成双核 ARM Cortex-A72, 双核 ARM Cortex-R5F, 1968 个18x18 DSP 计算单元 |
| 基本规格 | FPGA资源 | FPGA逻辑规模高达1.9M Logic Cell, 集成4组DDR4控制器,集成4路100G MAC, 高达44个32Gb/s serdes 通道 |
| 基本规格 | 存储 | 支持单板16GB DDR4-3200 外部缓存 |
| 基本规格 | 存储 | 支持板载4GB/8GB QSPI flash , 且实现在线烧录与更新,多个固件切换 |
| 基本规格 | 散热 | 支持主被动两种散热结构(缺省为被动散热) |
| 基本规格 | 重量 | 560g (含散热器) |
| 基本规格 | 尺寸 | 标准全高半长,H*L=111*167mm |
| 基本规格 | 功耗 | 典型功耗35W,最大功耗<75W |
| 外部接口 | HOST | 支持EP |
| 外部接口 | 侧接口 | 1路PCIe GEN4 x 16或者2路PCIe GEN4 x 8 |
| 外部接口 | SSD侧接口 | 支持RP两组 |
| 外部接口 | SSD侧接口 | 2*SlimSAS(SFF-8654) 8i |
| 外部接口 | SSD侧接口 | 最大支持4块PCIe GEN4 U.2 NVMe SSD (w/o switch) |
| 外部接口 | SD卡接口 | TF卡 |
| 外部接口 | 调试接口 | TYPE-C JTAG |
| 外部接口 | 调试接口 | 串口(与JTAG二合一共用) |
| 环境参数 | 工作温度 | 0-55 |
| 环境参数 | 工作湿度 | 5%-95% (非冷凝) |
| 环境参数 | 存储温度 | -80 |
| 环境参数 | 存储湿度 | 10-80% |

05 应用领域

• SSD硬件虚拟化

• 存储加密解密

• 压缩解压缩

• 高速数据处理

• 服务器计算加速

• 存储业务

来源:玄武科技

相关推荐
Lee_yayayayaya10 分钟前
锁相环技术及FPGA实现
fpga开发
Js_cold5 小时前
Verilog局部参数localparam
开发语言·fpga开发·verilog
promising-w5 小时前
【FPGA】使用移位实现LED流水灯
fpga开发
爱吃汽的小橘6 小时前
ZYNQ介绍
fpga开发
ThreeYear_s16 小时前
电力电子技术学习路径与FPGA/DSP技术结合方向(gemini生成)
学习·fpga开发
奋斗的牛马20 小时前
FPGA—ZYNQ学习spi(六)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
GateWorld1 天前
FPGA核心约束类型与语法
fpga开发
SKYDROID云卓小助手1 天前
无人设备遥控器之数字图传技术
运维·服务器·单片机·嵌入式硬件·fpga开发
Topplyz1 天前
在FPGA中实现频率计方案详解(等精度测量)
fpga开发·fpga·频率计
whik11941 天前
如何测量FPGA管脚的好坏
fpga开发