板级调试小助手(3)基于PYNQ的OLED视频显示

一、前言

在之前的文章中介绍了《板级调试小助手》的系统结构和DDS自定义外设的搭建。这篇文章主要介绍一下如何在PYNQ中驱动平时长剑的OLED12864显示屏,并显示BadApple(毕竟有屏幕的地方就要有BadApple)。效果如下:

BadApple

本项目完全开源,开源地址请查看《板级调试小助手(1)系统结构和原理》文章最后

二、OLED驱动设计

OLED显示屏使用了IIC协议,为了能方便PS端控制,我们需要将其设计成自动读取BRAM中的数据,并显示,OLED驱动的顶层如下所示。

cpp 复制代码
module oled_top #
(
    parameter   SLAVE_ADDR =  7'b0111100,       //从机地址
    parameter   CLK_FREQ   = 26'd100_000_000,   //系统时钟(Hz)
    parameter   I2C_FREQ   = 19'd350_000,       //IIC频率
    parameter   BIT_CTRL   =  1'b0              //字地址位控制(16b/8b)
)
(
    input sysClk,           //系统时钟
    input sysRst,           //全局复位

    //RAM数据接口
    output [9:0]rd_addr,        //读RAM地址
    input  [7:0]ram_rd_data,    //读RAM数据

    //IIC接口
    output      oled_scl,
    inout       oled_sda
);

wire            i2c_dir_clk     ;
wire            i2c_exec        ;
wire    [15:0]  i2c_data        ;
wire            i2c_done        ;


i2c_dri #(
    .SLAVE_ADDR (SLAVE_ADDR    ) ,
    .CLK_FREQ   (CLK_FREQ      ) ,   
    .I2C_FREQ   (I2C_FREQ      )     
)
i2c_dri_u (
    //global clock
    .clk        (sysClk          ), 
    .rst_n      (~sysRst         ), 
    .i2c_exec   (i2c_exec      ), 
    .bit_ctrl   (BIT_CTRL        ), 
    .i2c_rh_wl  (1'b0            ), 
    .i2c_addr   (i2c_data[15:8]), 
    .i2c_data_w (i2c_data[7:0] ), 
    .i2c_data_r (                ), 
    .i2c_done   (i2c_done      ), 
    .scl        (oled_scl      ), 
    .sda        (oled_sda     ), 
    .dri_clk    (i2c_dir_clk   )  
    );

oled_ctrl oled_ctrl_u(
    .I_sys_clk    (i2c_dir_clk),
    .I_reset_n    (~sysRst      ),
    .I_i2c_done   (i2c_done   ),
    .O_i2c_data   (i2c_data   ),
    .O_i2c_exec   (i2c_exec   ),
    .O_rd_addr    (rd_addr    ),
    .I_ram_rd_data(ram_rd_data)
);

endmodule

可以看到顶层代码中,除了IIC接口,也具有一个RAM数据读接口。 i2c_dri 模块是OLED驱动模块,oled_ctrl模块用于读取BRAM数据写入OLED的控制模块,具体代码这里就不展示了,需要请移步第一章最后的开源地址。

三、PS端的python代码处理

PL端设计好之后PS端就很好设计的,主要分为一下几个步骤:

1、调用OpenCV库读取.mp4文件,逐帧解析;

2、将解析后的视频帧转换成OLED可以显示的数据;

3、将数据通过AXI总线写入BRAM

PS端代码如下:

python 复制代码
#显示开机动画
video_path = '123.mp4';
cap = cv2.VideoCapture(video_path);  #创建VideoCapture对象
while True:
    ret, frame = cap.read()     #读一帧数据
    # 如果正确读取帧,ret为True
    if not ret:
        print("Error: No more frames to read.")
        break
    gray_image = cv2.cvtColor(frame, cv2.COLOR_BGR2GRAY)
    _, binary_image = cv2.threshold(gray_image, 170, 255, cv2.THRESH_BINARY)
    #变成numpy可以处理的数组
    numpy_image = np.array(binary_image)
    #获取转换后的数据
    re_Addr,re_Data = oled.oled_show(numpy_image)
    #写入oled显示缓存
    for i in range(0, 256):
        bram_ip.write(re_Addr[i],re_Data[i])
相关推荐
码农小韩5 小时前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
联犀12 小时前
联犀 Go SIMD 实战:视频转码从 16.5ms 到 5.46ms
开发语言·golang·音视频
9527华安1 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
MetaEnchanter1 天前
视频章节怎么整理:填好时间点,导出前检查这几处
音视频
ChaseVLSI1 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
小豆庄1 天前
测试视频里的人脸车牌敏感信息自动化脱敏方案
计算机视觉·目标跟踪·ffmpeg·音视频·边缘计算·视频·敏捷流程
光泽雨2 天前
WPF 音视频四大核心方案对比
wpf·音视频
揽秀亭长2 天前
音频转乐谱如何实现?四类AI 扒谱工具的流程
音视频
敢敢のwings2 天前
SimpleMemVLA 深度解读:把原生视频上下文变成机器人的记忆
数码相机·机器人·音视频
9527华安2 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818