FPGA 动态重构配置流程

触发FPGA 进行配置的方式有两种,一种是断电后上电,另一种是在FPGA运行过程中,将PROGRAM 管脚拉低。将PROGRAM 管脚拉低500ns 以上就可以触发FPGA 进行重构。

FPGA 的配置过程大致可以分为:配置的触发和建立阶段、加载配置文件和建立时序。

其详细步骤可以分为5 个。

(1)配置触发

在运行过程中,将FPGA 的PROGRAM 管脚置低500ns 以上会触发重置。上电重置是复位整个FPGA,不仅仅是进入重置过程,而且对其他器件会有影响。

(2)清除配置存储器

将PROGRAM 管脚拉低500ns 以上会触发FPGA 重置。触发后,DONE 和INIT 两个管脚会被拉低,并开始清除配置存储器。INIT 管脚被拉高表示清理完成。

(3)配置管脚采样

将INIT 管脚拉高代表配置初始化完成,开始进入采样阶段。FPGA 会读取配置模式管脚M2:0上的数据,确定配置模式。

(4)加载配置文件

确定配置模式以后,FPGA 会从相应的数据管脚读取配置文件中的数据,根据配置命令和配置数据完成对FPGA 的配置。

(5)建立序列

建立序列是配置流程中的最后一个步骤。重构被触发后,DONE 管脚会一直被拉低。当配置文件加载完成,时序建立后,DONE 管脚被拉高,表示配置过程完成。

相关推荐
坏孩子的诺亚方舟13 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
世微 如初13 天前
AP5125大功率LED恒流驱动实战:地摊灯项目从原理图到调试笔记
驱动开发·芯片·led电源驱动·降压恒流ic
ScilogyHunter13 天前
Zephyr串口驱动开发及构建完全指南
驱动开发·uart·zephyr
FPGA小徐13 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
_Emma_13 天前
【DRM&Graphic】Linux图形与显示框架
linux·驱动开发·图形渲染·显示器
董厂长13 天前
Loop Engineering:停止手动提示,开始设计自动提示的系统
大数据·人工智能·驱动开发·llm
FPGA小徐13 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
爱看大明王朝156613 天前
半桥 IGBT/MOS 驱动自举电路原理与设计计算
硬件工程
Saniffer_SH14 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
暮云星影14 天前
全志linux开发屏幕适配(二)`HDMI`驱动适配说明
linux·arm开发·驱动开发