FPGA 动态重构配置流程

触发FPGA 进行配置的方式有两种,一种是断电后上电,另一种是在FPGA运行过程中,将PROGRAM 管脚拉低。将PROGRAM 管脚拉低500ns 以上就可以触发FPGA 进行重构。

FPGA 的配置过程大致可以分为:配置的触发和建立阶段、加载配置文件和建立时序。

其详细步骤可以分为5 个。

(1)配置触发

在运行过程中,将FPGA 的PROGRAM 管脚置低500ns 以上会触发重置。上电重置是复位整个FPGA,不仅仅是进入重置过程,而且对其他器件会有影响。

(2)清除配置存储器

将PROGRAM 管脚拉低500ns 以上会触发FPGA 重置。触发后,DONE 和INIT 两个管脚会被拉低,并开始清除配置存储器。INIT 管脚被拉高表示清理完成。

(3)配置管脚采样

将INIT 管脚拉高代表配置初始化完成,开始进入采样阶段。FPGA 会读取配置模式管脚M[2:0]上的数据,确定配置模式。

(4)加载配置文件

确定配置模式以后,FPGA 会从相应的数据管脚读取配置文件中的数据,根据配置命令和配置数据完成对FPGA 的配置。

(5)建立序列

建立序列是配置流程中的最后一个步骤。重构被触发后,DONE 管脚会一直被拉低。当配置文件加载完成,时序建立后,DONE 管脚被拉高,表示配置过程完成。

相关推荐
春日见2 小时前
E2E自驾规控30讲:导论
开发语言·驱动开发·git·matlab·计算机外设
尤老师FPGA2 小时前
HDMI数据的接收发送实验(七)
fpga开发
学习永无止境@2 小时前
FPGA设计中,主时钟与虚拟时钟的定义
fpga开发
进击的横打3 小时前
【车载开发系列】系统时钟与定时器
stm32·单片机·fpga开发
Nobody333 小时前
Avalon® 接口规范知识文档(v2018.09.26)
fpga开发
GateWorld5 小时前
FPGA内部模块详解之六 FPGA的“心跳”与“神经网络”——时钟网络与布线资源深度解析
fpga开发·fpga内部时钟网络·fpga布线资源
潜创微科技--高清音视频芯片方案开发5 小时前
2026年USB转网口方案商趋势洞察--从技术到场景的适配选择
音视频·硬件工程
weixin_669545207 小时前
JT8166A/B电容式六按键触摸控制芯片,JT8166B具备IIC通信接口
人工智能·单片机·嵌入式硬件·硬件工程
lit_wei8 小时前
【ZYNQ的DMA获取FPGA数据处理,零拷贝,DMA方式】
fpga开发
weixin_669545208 小时前
BC915E 5V/3.6A输入 两节升压充电IC,升压充电效率95%,输入最大支持18W,ESOP8 兼容IP2325
人工智能·单片机·嵌入式硬件·硬件工程·信息与通信