fpga系列 HDL:Quartus II SignalTap的Create Signal Tap List File功能

Create Signal Tap List File

  • SignalTap II 需要JTAG与FPGA连接,程序在真实硬件中运行。

设置

  • Filter 选择 SignalTap II: pre-synthessis 项(否则可能找不到网络标识)
  • SignalTap II设置完成之后再次进行综合。

抓取

  • 保存stp后,下载程序,进行波形分析

Create Signal Tap List File

  • 生成的数据示例:

    Signal Legend:

    Key Signal Name

    0 = top:BANK0|CS
    1 = top:BANK0|STA
    2 = top:BANK0|STA[2]
    3 = top:BANK0|STA[1]
    4 = top:BANK0|STA[0]

    Data Table:

    Signals-> 0 1 2 3 4

    sample

    -64 1 3h 0 1 1
    -63 1 3h 0 1 1
    -62 1 3h 0 1 1
    ......
    -3 1 3h 0 1 1
    -2 1 0h 0 0 0
    -1 1 1h 0 0 1
    0 1 2h 0 1 0
    1 1 3h 0 1 1
    2 1 3h 0 1 1
    3 1 3h 0 1 1
    ......
    440 1 3h 0 1 1
    441 1 3h 0 1 1
    442 1 3h 0 1 1
    443 1 3h 0 1 1
    444 1 3h 0 1 1
    445 1 3h 0 1 1
    446 1 3h 0 1 1
    447 1 3h 0 1 1

数据在仿真中使用

文本处理

复制代码
03 00 01 01  // 去掉h字符,处理为可读数据
03 00 01 01
03 00 01 01
03 00 01 01

测试代码

复制代码
module top (
    input wire clk,
    input wire rst_n,
    input wire [15:0] data_in,
    output reg [15:0] data_out
);

reg [15:0] intermediate_data;

//(* preserve *)
reg [7:0] intermediate_data; 


always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        intermediate_data <= 8'b0;
        data_out <= 8'b0;
    end else begin
        intermediate_data <= data_in;
        data_out <= data_in;
    end
end

endmodule
  • $readmemh("<数据文件名>",<数组名>,<起始地址>,<结束地址>)函数读取

    module top_test;
    reg [7:0] memory [0:15];
    initial begin
    // 使用 readmemh 加载数据 readmemh("E:\Projects\top\data.dat", memory);
    end
    // 信号声明
    reg clk;
    reg rst_n;
    reg [15:0] data_in;
    wire [15:0] data_out;

    复制代码
      // 实例化被测模块
      top uut (
          .clk(clk),
          .rst_n(rst_n),
          .data_in(data_in),
          .data_out(data_out)
      );
    
      // 时钟生成
      initial begin
          clk = 0;
          forever #5 clk = ~clk;  // 10个时间单位的周期
      end
    
      // 复位和测试序列
      initial begin
          // 初始化信号
          rst_n = 0;
          data_in = 8'b0;
    
          // 施加复位
          #10 rst_n = 1;  // 释放复位
    
          // 等待几个时钟周期
          #20;
    
          // 提供一些测试向量
          @(posedge clk) data_in = memory[0];
          @(posedge clk) data_in = memory[1];
          @(posedge clk) data_in = memory[2];
          @(posedge clk) data_in = memory[3];
          @(posedge clk) data_in = memory[4];
          @(posedge clk) data_in = memory[5];
    
          // 结束仿真
          #20 $finish;
      end

    endmodule

仿真结果

相关推荐
FPGA开源工坊3 小时前
FPGA上实现YOLOv5的一般过程
yolo·fpga开发
S&Z34638 小时前
[FPGA基础] UART篇
fpga开发
szxinmai主板定制专家17 小时前
国产RK3568+FPGA以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心的解决方案
大数据·运维·网络·人工智能·fpga开发·机器人
FPGA_ADDA17 小时前
基于FPGA 和DSP 的高性能6U VPX 采集处理板
fpga开发·dsp·6u vpx·8通道采集
FakeOccupational20 小时前
fpga系列 HDL:跨时钟域同步 脉冲展宽同步 Pulse Synchronization
fpga开发
丶七年先生20 小时前
牛客 verilog入门 VIP
fpga开发
hahaha60161 天前
ARINC818协议(六)
网络·fpga开发
深圳信迈科技DSP+ARM+FPGA1 天前
基于ARM+FPGA+DSP的储能协调控制器解决方案,支持国产化
arm开发·fpga开发·信号处理
承接电子控制相关项目1 天前
单片机与FPGA的核心差异、优缺点、编程差异、典型应用场景、选型等对比分析
单片机·嵌入式硬件·fpga开发
XINVRY-FPGA1 天前
XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC
c++·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga