dsp

昔时扬尘处4 天前
网络·dsp·c2000·德州仪器·实时控制mcu·lfu不掉电升级·后台升级
【C2000系列DSP的不掉电升级】C2000 不掉电升级(LFU)方案详解(含流程、代码与官方方案适配)基于 TI C2000 系列 MCU(F28x/F29x)的不掉电升级(LFU,Live Firmware Update),核心目标是在设备不复位的情况下完成固件更新,同时保证原有应用的实时中断(ISR)正常运行,避免升级过程中业务中断。与传统掉电升级(依赖复位切换固件)相比,LFU 更适用于工业 PSU、汽车电子等对连续性要求极高的场景,而 FOTA(Firmware-Over-The-Air)本质是“带复位的 LFU”,属于汽车领域术语。
撬动未来的支点7 天前
dsp
【AI邪修·嵌入式】入门DSP28335问AI: DSP芯片和单片机芯片的区别在哪? AI答: DSP芯片和单片机芯片的核心区别在于:DSP是"计算专家",擅长高速数学运算;单片机是"控制管家",擅长逻辑控制和接口管理。
太爱学习了14 天前
fpga开发·srio·dsp
XILINX SRIOIP核详解、FPGA实现及仿真全流程(Serial RapidIO Gen2 Endpoint v4.1)SRIO常用于FPGA与DSP、FPGA与FPGA、板间的通信。Xilinx SRIO IP核的ireq、iresp、treq、tresp四个通道是逻辑层用户接口的关键组成部分,它们构成了完整的请求-响应通信模型。你可以通过下表快速了解它们的主要区别:
ltqshs25 天前
dsp·28335
TI DSP-TMS32F28335开发TI DSP开发所用的开发工具Code Composer Studio,简称CCS,最新版本V20x.30.3.1。入门开发建议使用常见的CCS版本即可,常用的CCS6、CCS9。官网开发工具下载《Code Composer Studio™ 集成式开发环境 (IDE)》。 该页面下: SYSCONFIG — 系统配置工具,可以下载配合ccs使用。 TI-CGT — TI 代码生成工具 - C/C++ 编译器和汇编语言工具。这个在安装软件时已经有了,在CCS中可能显示是TI v22.6.0.LTS(根据版本
硬汉嵌入式1 个月前
数字信号处理·dsp·fft·h7-tool
H7-TOOL集成DSP数字信号量处理库,FFT注册添加成功近期已经开始全力为H7-TOOL添加DSP数字信号处理功能,为250M示波器模组各种测量,滤波,频谱等功能做准备 H7-TOOL有大量的模拟信号处理相关功能,比如250M示波器吗,信号发生器,0-20mA输入输出,电压表,高边电流表,NTC,电阻测量等。特别是示波器,都是DSP数字信号应用的重要领域。 DSP相关功能的完善势在必行。 初步已经实现FFT的LUA功能注册和测试。
硬汉嵌入式1 个月前
dsp·cortex-m85
Cortex-M55/M85的单片机DSP,AI技术Helium权威指南电子书说明: 1、2019年年初的时候ARM发布Armv8.1-M架构,增加了Arm Helium技术。 2、今年4月份发布的CMSIS5.7.0支持Cortex-M55,发布DSP库加强版(有大量的Helium API添加了进来)和机器学习库 。 3、当前的CMSIS6.2已经支持非常完善了,几乎所有API都有Helium支持 电子书下载:
云雾J视界1 个月前
华为·fpga开发·dsp·光伏逆变器·mpcc
预测电流控制在光伏逆变器中的低延迟实现:华为FPGA加速方案与并网稳定性验证光伏逆变器作为新能源并网的核心设备,其电流控制性能直接影响发电效率与电网稳定性。随着光伏电站向高功率、高可靠性发展,传统基于DSP的电流控制方案面临动态响应慢、谐波畸变率高的挑战。本文以华为300kW组串式逆变器为案例,深入剖析基于FPGA的预测电流控制(MPCC)低延迟实现方案,从技术挑战、架构设计到代码实现,全面展示如何通过并行计算架构突破实时控制瓶颈,满足大规模光伏并网的严苛要求。
云雾J视界2 个月前
人工智能·架构·边缘计算·dsp·vliw·tms320c6000
TMS320C6000 VLIW架构并行编程实战:加速AI边缘计算推理性能随着人工智能技术的飞速发展,AI边缘计算正成为行业热点。在智能摄像头、无人机、工业物联网等资源受限的场景中,实时推理对处理器的低延迟、高能效提出了严峻挑战。传统通用处理器(如CPU)往往因功耗高、并行性不足而难以满足要求,而专用加速器(如GPU)又存在成本高、灵活性差的问题。这时,数字信号处理器(DSP)凭借其高效的并行处理能力脱颖而出。
9527华安5 个月前
fpga开发·架构·信号处理·dsp·ad9361·多核异构
FPGA实现AD9361采集转SRIO与DSP交互,FPGA+DSP多核异构信号处理架构,提供2套工程源码和技术支持SRIO简介:RapidIO 是由 Motorola 和 Mercury 等公司率先倡导的一种高性能、 低引脚数,基于数据包交换的互连体系结构,是为满足高性能嵌入式系统需求而设计的一种开放式互连技术标准;SRIO 包含三层结构协议,即物理层、传输层、逻辑层,SRIO体系结构如下: 逻辑层:定义包的类型、大小、物理地址、传输协议等必要配置信息。 传输层:定义包交换、路由和寻址规则,以确保信息在系统内正确传输。 物理层:包含设备级接口信息,如电气特性、错误管理数据和基本流量控制数据等信息。
IOT那些事儿6 个月前
dsp·三角函数·sinf
DSP使用三角函数问题当浮点数很大时,作为三角函数的入参,计算出来的结果会让人大跌眼镜!X64 Windows计算器计算的sin(110000),上面那个数值明显是不对的
诗丶远方的田筠7 个月前
ti·dsp·fsi·快速串行接口
TI dsp FSI (快速串行接口)快速串行接口(FSI - Fast Serial Interface )模块是一种串行通信外设,能够在隔离设备之间实现可靠的高速通信。在两个没有共同电源和接地连接的电子电路必须交换信息的情况下,电气隔离设备被使用。
FPGA_ADDA7 个月前
fpga开发·dsp·rfsoc28dr·zu28dr·射频采集
基于RFSOC ZU28DR+DSP 6U VPX处理板板卡概述基于RFSOC ZU28DR+DSP 6U VPX处理板,是一款基于6U VPX总线架构的高速信号处理平台,数模混合信号处理卡,采用 Xilinx ZYNQ UltraScale+ RFSoC ZU28DR和TI DSP TMS320C6678组合设计,两者之间通过4x 5G SRIO互联。本板卡可实现大规模FPGA开发以及DSP数据运算处理功能。具备8路 ADC和8路DAC 端口,可扩展 I / O 端口和 DDR4 内存,适用于各种不同的可编程应用,带有 ZU28DR FPGA 的VPX6U-
FPGA_ADDA8 个月前
fpga开发·dsp·6u vpx·8通道采集
基于FPGA 和DSP 的高性能6U VPX 采集处理板基于FPGA 和DSP 的高性能6U VPX 采集处理板,是一款处理架构采用FPGA+DSP 的高性能的6U VPX 采集处理板。板载4 片高速ADC 共8 个采集通道,可支持8 路采样率最高2.6Gsps/14Bit 的模拟信号通道。
加点油。。。。1 年前
matlab·自动化·c·dsp开发·simulink·dsp
DSP+Simulink——点亮LED灯(TMSDSP28379D)超详细:matlab为2019a :环境建立见之前文章Matlab2019a安装C2000 Processors超详细过程
十月旧城1 年前
dsp
基于TMS320X281X/F28335的DSP入门到精通01_如何开始DSP的学习与开发本部分开始基于《手把手教你学DSP—基于TMS320X281X》,《手把手教你DSP基于MS320F28335 》、《TMS320X281x DSP原理及C程序开发》,另外结合B站视频进行DSP嵌入式的学习。 《手把手教你学DSP—基于TMS320X281X》介绍的相对更为基础和详细,《手把手教你DSP基于TMS320F28335 》则是对前者的升级,一般掌握了TMS320X281X对于TMS320F28335也不会有大的问题。 后面的介绍也是以《手把手教你学DSP—基于TMS320X281X》作为主线进
FakeOccupational1 年前
笔记·dsp
【电路笔记 TMS320F28335DSP】DSP项目文件说明
江山如画,佳人北望1 年前
dsp·ccs·matlab simulink
智能平衡移动机器人-MBD开发介绍目录软件平台MBD开发流程开发环境介绍MATLAB软件安装Code Composer Studio软件安装
Mike_6661 年前
dsp·高通·hvx·hmx
高通DSP、HVX、HMXCDSP Compute Digital Signal ProcessorcDSP主要用途有:1、摄像头、视频的图像增强相关处理 2、计算机视觉、增强、虚拟现实处理 3、深度学习硬件加速
Mr.Cssust1 年前
dsp·嵌入式软件·matlab/simulink·嵌入式处理器·基于模型开发·c2000·c28x内核
【研发日记】嵌入式处理器技能解锁(三)——TI C2000 DSP的C28x内核前言背景介绍C28x内核浮点单元(FPU)快速整数除法单元(FINTDIV)三角数学单元(TMU)VCRC单元
孤独的单刀1 年前
fpga开发·信号处理·xilinx·dsp·定点数·verilog入门·浮点数
基于FPGA的数字信号处理(18)--半加器和全加器在数字系统中,加法运算是最常见的算术运算,同时它也是进行各种复杂运算的基础。最简单的加法器叫做 半加器(Half Adder),它将2个输入1bit的数据相加,输出一个2bits的和,和的范围为0~2(10进制)。和的高位也被称为进位(Carry),和的低位则通常被直接叫和(Sum)。例如: