Xilinx FPGA管脚约束语法规则(UCF和XDC文件)

文章目录

      • [1. ISE环境(UCF文件)](#1. ISE环境(UCF文件))
      • [2. Vivado环境(XDC文件)](#2. Vivado环境(XDC文件))

本文介绍ISE和Vivado管脚约束的语句使用,仅仅是管脚和电平状态指定,不包括时钟约束等其他语法。

ISE使用UCF文件格式,Vivado使用XDC文件,Vivado中的MIG_DDR管脚也是使用的UCF文件。

1. ISE环境(UCF文件)

ISE开发环境可以使用图形化分配界面PlanAhead工具,本文介绍手动编写约束语句的方式。

信号的管脚和电平使用两条语句分别进行约束:

c 复制代码
NET "clk" LOC = T8;
NET "led<0>" LOC = D22;
NET "led<1>" LOC = D20;

NET "clk" IOSTANDARD = LVCMOS33;
NET "led<0>" IOSTANDARD = LVCMOS33;
NET "led<1>" IOSTANDARD = LVCMOS33;

信号的管脚和电平合并成一条语句同时约束:

c 复制代码
NET clk LOC = T8| IOSTANDARD = "LVCMOS33"; 

NET led<0> LOC = D22 | IOSTANDARD = "LVCMOS33"; 
NET led<1> LOC = D20 | IOSTANDARD = "LVCMOS33"; 

2. Vivado环境(XDC文件)

使用两条语句分别约束管脚和电平标准:

c 复制代码
set_property IOSTANDARD LVCMOS33 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports key[0]]
set_property IOSTANDARD LVCMOS33 [get_ports key[1]]

set_property PACKAGE_PIN U7 [get_ports clk]
set_property PACKAGE_PIN V9 [get_ports key[0]]
set_property PACKAGE_PIN Y8 [get_ports key[1]]

使用一条语句同时约束管脚和电平标准:

c 复制代码
set_property -dict {PACKAGE_PIN U7 IOSTANDARD LVCMOS33} [get_ports clk]
set_property -dict {PACKAGE_PIN V9 IOSTANDARD LVCMOS33} [get_ports key[0]]
set_property -dict {PACKAGE_PIN Y8 IOSTANDARD LVCMOS33} [get_ports key[0]]
相关推荐
G皮T3 天前
【弹性计算】异构计算云服务和 AI 加速器(四):FPGA 虚拟化技术
阿里云·fpga开发·云计算·虚拟化·fpga·异构计算·弹性计算
超级大咸鱼7 天前
verilog实现十进制正数与ASCII码互转
verilog·fpga·ascii
国产化嵌入式平台解决方案7 天前
基于赛灵思 Xilinx RFSoC 的 VPX 6U 高速数据采集模块技术讨论
fpga开发·硬件架构·xilinx
北城笑笑8 天前
FPGA 34 ,FPGA 与 DSP 技术,赋能工业 4.0 时代,理论解析( FPGA 与 DSP技术,工业界的「硬件快手」与「软件大脑」)
fpga开发·fpga
学习永无止境@8 天前
FPGA设计中IOB约束
开发语言·fpga开发·fpga·时钟约束
xiaguangbo12 天前
Verilog-HDL/SystemVerilog/Bluespec SystemVerilog vscode 配置
linux·fpga
学习永无止境@13 天前
FPGA设计中时间单位科普
fpga开发·fpga·时钟约束
霖0013 天前
FPGA中级项目6——VGA 2part
经验分享·fpga开发·课程设计·模块测试·fpga
林伟_fpga13 天前
关于波士顿动力2025年3月的人形机器人最新视频
机器人·fpga
霖0015 天前
FPGA中级项目4——DDS实现
大数据·经验分享·嵌入式硬件·学习·fpga开发·fpga