ARM Cortex-X5 传言表现不佳,高功率浪涌和低多核分数影响即将推出的核心设计

ARM 的新 Cortex-X5 设计似乎遇到了问题,有新的传言称,超级核心在提高时钟速度时会经历严重的高功耗,并且当最大功率限制降低时,多核性能会下降。虽然这对高通来说可能不是问题,因为据说其 Snapdragon 8 Gen 4 采用定制 CPU 设计,但联发科可能会大汗淋漓,因为它最终必须发布天玑 9400,据说它也采用了相同的 Cortex-X5 CPU集群。

联发科技的天玑 9400 等芯片组将受到最大影响,因为它将放弃 ARM 的能效核心,转而使用 Cortex-X5 来提升原始性能

在之前的传闻中,天玑9400的CPU集群被传言包括Cortex-X5,其中三个Cortex-X4将以近万分的多核成绩挑战骁龙8 Gen 4 。然而,虽然我们对这些结果印象深刻,但如果不首先了解功耗,我们就无法提供公正的概述,并且根据 X 上的 Revegnus 的说法,来自中国的传言称 Cortex-X5 在性能和效率方面都表现不佳。

据称,时钟速度的提升会导致 Cortex-X5 功耗飙升,而降低这些频率会对整体多核得分产生不利影响。这意味着 ARM 和联发科需要进一步合作并调整 Cortex-X5 以实现理想的平衡。否则,在同样高功耗的情况下获得高多核分数几乎没有什么好处。

从这个传闻来看,苹果的A18 Pro似乎前景更好,因为尽管它的得分低于Snapdragon 8 Gen 4和Dimensity 9400,但该公司可能会优先考虑"每瓦性能",同时放弃一点性能来实现无与伦比的性能电池寿命。另一方面,除非不进行额外的优化,否则高通和联发科可能会奋起直追。

然而,由于这只是另一个谣言,我们希望读者对此持保留态度,我们将带来更多更新。毕竟,天玑 9400 据说是采用台积电第二代 3nm 工艺量产的,因此效率的提高可能足以抵消 Cortex-X5 此时可能出现的功率浪涌。

相关推荐
忆和熙16 小时前
ARMv8异常级别与执行状态的转换机制(ARMv8异常机制——异常处理中,执行状态与异常级别的转换机制)
arm开发·arm异常
ZenasLDR16 小时前
LDR系列PD协议控制芯片
接口·芯片·usb
ARM+FPGA+AI工业主板定制专家18 小时前
基于ARM+FPGA+AI的船舶状态智能监测系统(一)总体设计
网络·arm开发·人工智能·机器学习·fpga开发·自动驾驶
森利威尔电子-1 天前
森利威尔SL3062替代 LM3485 60V降压恒压芯片
单片机·嵌入式硬件·集成电路·芯片·电源芯片
梦..1 天前
Allegro学习记录(一)
arm开发·单片机·嵌入式硬件·学习·硬件架构·硬件工程·pcb工艺
EnglishJun2 天前
ARM嵌入式学习(七)--- 汇编基础(数据指令、函数调用原理、中断原理)
arm开发·学习
Nan_Feng_ya2 天前
基于STM32的智能手表复刻成功(完全开源)
arm开发·stm32·pcb工艺·智能手表
至为芯2 天前
PY32F003至为芯支持32位ARM内核的低成本MCU微控制器
单片机·集成电路·芯片
TheoJ2 天前
芯片参数的校准
芯片
移远通信2 天前
Helios SDK开发指南__入门准备
arm开发